首页 >>  正文

赛灵思官网芯片

来源:baiyundou.net   日期:2024-09-13

国产FPGA芯片设计公司京微齐力2022年发布的22nm HME-H3系列芯片(来源:钛媒体App编辑拍摄)

1月17日消息,钛媒体App 独家获悉,国产FPGA(现场可编程的逻辑门阵列)芯片公司“HME京微齐力”将于2023年启动科创板 IPO 计划,估值不超过200亿元人民币。公司投资方包括小米集团旗下湖北长江小米产业基金、联想创投、元禾璞华、芯原股份(688521.SH)、上海科创等机构。

该IPO消息此前从未被其他媒体披露或报道过。

一旦成功完成 IPO,京微齐力将成为是继紫光国微(002049.SZ)、复旦微电(688385.SH)、安路科技(688107.SH)之后,第四家在A股挂牌的FPGA芯片公司,有望是今年首个IPO的FPGA芯片公司。

据悉,京微齐力成立于2017年6月,总部位于北京,是国内最早进入自主研发、规模生产、批量销售通用FPGA芯片及新一代异构可编程计算芯片的企业之一。公司创始人、CEO王海力本科毕业于国防科技大学计算机科学专业,硕士和博士毕业于清华大学。京微齐力创始团队来自于中外合资公司“京微雅格”——2016年由于市场推广受阻、运营陷入困境等因素而倒闭,王海力带领剩余人员成立了HME。

FPGA是由美国赛灵思联合创始人Ross Freeman于1984年所发明的新技术架构,即通过多种异构单元方式将FPGA集成在同一颗SoC芯片上,实现可编程、可扩展、提高算力等功能,应用于通信、数据中心、自动驾驶、AR/VR等领域。

2022年2月14日,美国芯片巨头AMD宣布以350亿美元完成对赛灵思的收购,是半导体与集成电路行业内最大规模的并购交易之一。更早之前的2015年,英特尔167亿美元收购了FPGA公司Altera。

根据弗若斯特沙利文(Frost&Sullivan)数据显示,2021年全球FPGA芯片产业规模约为68.6亿美元,同比增长12.8%,并预计到2025年,市场规模将达到125.8亿美元(约合851.44亿元人民币)。目前全球有70多家FPGA芯片设计公司,包括赛灵思、英特尔(Altera)等。

另据头豹研究院研报,预计2023年中国FPGA芯片市场规模接近460亿元,占全球规模的一半以上,但其中八成左右的市场份额被美国赛灵思和英特尔(Altera)所占据。

不过,最近两年,随着中国加大“国产替代”支持以及被美国芯片打压事件影响,国产FPGA芯片市场竞争力持续提升,销售情况有所改善。根据2021年11月上市的安路科技财报,2018年-2020年公司年均复合增长率为213.91%;2022年前三季度安路科技营收达7.97亿元,同比增长61%,截止目前(1月17日收盘)安路科技市值为262亿元。

而京微齐力是被称为最接近美国赛灵思的中国芯片公司——“中国版赛灵思”。目前该公司现已量产8颗FPGA芯片,并封装成HME-M、H、R、P四大系列、几十种不同型号的产品,累计出货超百万片,产品在65/55/40nm工艺节点上全面实现量产,国产首颗22nm FPGA芯片已于2022年下半年开始规模量产,其中P系列40nm芯片HME-P1P60直接对标赛灵思7系列。产品应用于消费、显示、工控等领域,合作客户包括华为等。

京微齐力CEO王海力

据王海力此前对外披露,2020年,京微齐力的销售额达1.01亿元,当时预估2021年该公司营收达到1.5亿-2亿元人民币。

针对此IPO消息,截至发稿前,京微齐力方面暂未回应与置评。钛媒体App了解到,根据上市流程,京微齐力最快在近期对外披露其上市辅导情况。(本文首发钛媒体App,作者|林志佳)

","force_purephv":"0","gnid":"9626a4fff547adc82","img_data":[{"flag":2,"img":[]}],"original":0,"pat":"xmc,art_src_1,fts0,sts0","powerby":"hbase","pub_time":1673941123000,"pure":"","rawurl":"http://zm.news.so.com/2aef5c73a54168a3fadc50aabfeb3a16","redirect":0,"rptid":"8850a96d04eaa593","s":"t","src":"钛媒体APP","tag":[{"clk":"keconomy_1:fpga","k":"fpga","u":""},{"clk":"keconomy_1:英特尔","k":"英特尔","u":""},{"clk":"keconomy_1:ipo","k":"ipo","u":""},{"clk":"keconomy_1:芯片","k":"芯片","u":""},{"clk":"keconomy_1:小米","k":"小米","u":""}],"title":"钛媒体独家|小米投资的“中国赛灵思”芯片公司京微齐力计划今年启动 IPO,估值不超过200亿元

祖叶奚4964请问赛灵思Xilinx ISE10.1能读出CPLD芯片内容吗? -
扶范柏18281905290 ______ 这个是不可以的,没办法读出的,除非你是专门做反向设计的

祖叶奚4964td lte 芯片厂商 主要有哪些 -
扶范柏18281905290 ______ 国内的展讯、T3G(天碁)、联芯科技、联发科技、重邮信科是熟面孔,国际厂商中业界比较有能力的高通、Nvidia、Intel、ST-Ericsson(意法爱立信)跟Marvell(中文名以前叫迈威,现改名叫美满)这两年也加入了这个行列,晚一些加入的还有海思、中兴微电子、创毅视讯、苏州简约纳.其中国内做的相对较好的应该是联芯科,不过之前主要是与联发科的合作出片,现在两兄弟已经彻底分家了.国际则是高通和STE,特别是高通,领域上一直是带头作用.

祖叶奚4964FPGA如何实现高速AD采集 -
扶范柏18281905290 ______ fpga芯片能实现多路逻辑的并行输出,同时对一些频道的外部事件的响应可以快速响应.这些在单片机,dsp等处理器芯片上实现是比较困难的.处理器需要一条一条执行程序并给出逻辑输出电平,并发应差.同时对于频道的外部时间的响应,中断响应还是太慢了.

祖叶奚4964为什么TMS320F28335烧写FLASH后芯片被锁 -
扶范柏18281905290 ______ TI 和Infineon的芯片一直是烧录行业内问题最多的两家 (技术难度上还有赛灵思和Altera) . 但也是有规律可循的, 他们的主控芯片上几乎都内置有JTAG端口,数据分布上常设置有加密位,微调位,数据测试段和FLASH区等.这颗芯片TMS320F28335被锁,主要可能是加密位锁住, 相应加密为地址如上图标示.

祖叶奚4964赛灵思基于FPGA平台的PFM电机控制方案有何优势? -
扶范柏18281905290 ______ PFM在理论上是一种比PWM更好的电机控制算法,因为它可以实现更高的能效和更低的EMI. Xilinx欧洲电机控制专家会同第三方合作伙伴率先在业内实现基于PFM算法的电机控制方案.电机设备供应商采用PFM电机控制方案,就可以节省很...

祖叶奚4964我想要TMS320F28062这里芯片里边的程序,不知道通过什么方式可以得到? -
扶范柏18281905290 ______ TI的芯片在微控制器方面具有很大的市场,目前市场上想要得到芯片的源程序是不可能的,芯片在出厂前,会有一定的加密设置,因此解密具有一定的难度,如果你用的芯片量不大的话建议你买芯片吧,用的量大的话在考虑解密吧,zhixin,希望对你有所帮助!

祖叶奚4964我开发的项目需要用到赛灵思(Xilinx)Spartan - 6,有没有好的论坛能让我学习下. -
扶范柏18281905290 ______ 你用s6的芯片还是开发板啊?开发板的话就看看官方的userguide资料.芯片的话就比较复杂了,需要仔细学习datasheet,还有外围电路的硬件支持(原理图).

祖叶奚4964如何将PetaLinux移植到Xilinx FPGA上 -
扶范柏18281905290 ______ 用户可轻松将这款高稳健操作系统安装到目标FPGA平台上,以供嵌入式设计项目使用.从最初不起眼的胶合逻辑开始,FPGA已经历了漫长的发展道路.当前FPGA的逻辑容量和灵活性已将其带入了嵌入式设计的中心位置.目前,在单个可编...

祖叶奚4964有关赛灵思fpga 存储的问题 -
扶范柏18281905290 ______ 有两种方法 常见的是直接在代码中例化xilinx提供的ram ipcore 网上有大量关于ise CORE Generator的介绍 而且过程很简单 有些人倾向另一种方法:遵循一定的代码书写规则用rtl描述功能 从而使编译器(ise或quartusii)推断出具体实现方式 这种方法的可移植性强 可以在google上搜索HDL Coding Practices to Accelerate Design Performance(Xilinx的官方文档)和Inferring true dual-port, dual-clock RAMs in Xilinx and Altera FPGAs

祖叶奚4964xilinx FPGA 赛灵思 开发板 74HC595 控制的 数码管显示 问题 -
扶范柏18281905290 ______ 第一,两颗HC595第10脚RESET全部接VCC 第二,74HC595工作分三个步骤,1、数据发送.2、数据转移.3、数据存储至并行输出口.第三、编写程序的时候,要注意数据上升沿时,将移位时钟置高,移完第一位时要将其置低.第四、当8位全部发送完毕后,要给一个存储时钟信号,将其置位后再置零.

(编辑:自媒体)
关于我们 | 客户服务 | 服务条款 | 联系我们 | 免责声明 | 网站地图 @ 白云都 2024