四位二进制数加法器

徐独劳3753试用4位二进制加法器7483,设计一个能将5421BCD码转换为2421BCD...
弘胃宙17623785128 ______ 4位二进制加法计数器74LS161构成的五十(50)进制计数器电路图 http://bbs.elecfans.com/dispbbs_64_33197_2.html

徐独劳3753大侠,能不能给我发一下你的那个完整的4位二进制加法器对应的Verilog语言那,多谢啦 -
弘胃宙17623785128 ______ module addr_4 ( a,b,c); input [3:0] a; input [3:0] b; output [4:0] c; assign c = a + b; endmodule

徐独劳3753四位二进制同步加法计数器,从0000 - 1011,整个实验 -
弘胃宙17623785128 ______ 状态转换图: 0101-0110-0111-1000-1001-1010-1011-1100-0101 连接图: 输入端D3D2D1D0接:0101, 输出端Q3Q2经与非门后,输出接输入端LD, EP=ET=Rd=1,

徐独劳3753关于＂二进制加法器实现十进制数加法运算＂. -
弘胃宙17623785128 ______ 用二进制实现十进制运算时,每一个十进制位用四位二进制表示,比如十进制的9表示为'1001',十进制的10表示为'0001 0000';因此二进制都是每四位为一组来表示对应的十进制,且每一组的最大值都是'1001'即十进制的9,这样才能保证7断显示码等工具输出时能显示为正常的十进制的数字;当用二进制进行加运算时每一组(四位二进制)可能大于'1001'(9),即没能正常进位;所以当每一组四位二进制大于'1001'时,(用'XXXX'表示),应该修正为:XXXX-1010+10000=XXXX+0110,解释:'-1010'后剩余的二进制即为当前组的十进制的二进制表示;'+10000'为向前进'1'.还不明白继续问我

徐独劳3753在定点二进制运算器中,减法运算一般通过什么来实现是下面的哪个选项呢? -
弘胃宙17623785128 ______[选项] A. 原码运算的二进制减法器 B. 补码运算的二进制减法器 C. 原码运算的十进制加法器 D. 补码运算的二进制加法器