用74ls138设计裁判电路

郟瑗万5001用74LS138和与非门实现全减器逻辑电路.其中A为被减数,B为减数,BI...
夏宜婉17011987635 ______ 三个变量输入加在74LS138的ABC端,在Y3、Y5、Y6、Y7输出端接4输入与非门.与非门输出就是你要的结果.

郟瑗万5001利用74LS138设计一电路,判断一位十进制数是否为2的倍数,是输出1,否则输出0 -
夏宜婉17011987635 ______ 用两片138,接成4-16译码电路;把Y2、Y4、Y6、Y8,送到一个或门的输入端;或门的输出,即可满足题目要求.

郟瑗万5001利用地址译码器74ls138设计一个译码电路,分别选中2片2764和2片6264,使得外部程序存储器的地址范围为 -
夏宜婉17011987635 ______ 地址线,从来高到低 A15,A14,A13,A12,....A1,A0; 0100,源0000,00 00,0 000----4000H 0100,0000,00 00,1 000----4008H--8K 0100,0000,00 01,0 000----4010H--8k 0100,0000,00 01,1 000----4018H--8k 0100,0000,00 10,0 000----4020H--8k 取 E3 ...

郟瑗万5001用一个74LS138译码器实现逻辑函数 F=A`B`C`+A`BC`+AB`C`+ABC -
夏宜婉17011987635 ______ A`B`C`对应000,为0输出端口;第二项对应010,为2端口;以此类推,第三项为端口6,第四项为端口7,将这四个输出端口接与门即可

郟瑗万5001若待生逻辑函数有4个输入变量,能否选用74LS138生成此函数?为什么? -
夏宜婉17011987635 ______ 若逻辑函数有4个输入变量,可以选用74LS138生成此函数,但需要两片74LS138级联组成的4线-16线译码器,即可以有4位输入变量,16个输出端表示16个最小项.

郟瑗万5001用74LS138译码器构成6 - 64线译码电路,至少需要多少块74LS138译码器?答案是9块.我知道了,但是为什么? -
夏宜婉17011987635 ______[答案] 用8个138,分别构成8个3-8译码器,故共有64个输出端; 用1个138,构成1个3-8译码器,控制上述8个译码器的使能端. 所以,用9个,即可.

郟瑗万5001跪求高手解答电路设计 -
夏宜婉17011987635 ______ 设计一60进制计数器(所使用元器件不限,要求有电路图和工作原理):(一)每级用六只CD40017串起来,第59个脉冲,向下一级发进位脉冲信号.电路自己画一下很简单的.(二)每级用一只CD4040计数,计到第59个脉冲向下一级发出进位脉冲信号.(用四与门产生进位信号当计数到111100时发进位脉冲) 利用74LS138设计电路,判断一位10进制数是否为4的倍数,是输出1,否则输出0 :当十进制计时器CD017计数时,每四个计数脉冲发出一个正脉冲,高电平为“1”其余的为非四的倍数,无脉冲输出,为低电平为“0”

郟瑗万5001试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,1,3,4,6) 求试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,1,3,4,6) 求解 -
夏宜婉17011987635 ______[答案] 74ls138的输出为Y0',Y1'......Y7' Y0'对应为输入(A,B,C)=(0,0,0),Y1'=(1,0,0),Y3'=(1,1,0).......Y6'... 将5个Y'输出加非门后加或门,也可以用与非门得出逻辑函数F.