译码器生成全加器

齐哪侍2985总结用中规模集成全加器,译码器,数据选择器级联使用的方法及功能? -
文贴饲13919125311 ______ 额

齐哪侍298510、4.4.35 试用8选1数据选择器74HC151,实现1位二进制全加器 - 上...
文贴饲13919125311 ______ 见下图 追问: 看不见图!郁闷! 回答: 全加器 的 逻辑 式为: 它有三个 输入变量 ,加数A和B以及低位的进位信号C0,所以选用一个ROM,确定三个 地址线 ,分别代表A、B和C0.从输出位线中选二个,分别代表Si和Ci.于是可以确定或 矩阵 中的存储单元,为了简单起见,不画出MOS管,接通的MOS管用小黑点表示,如下图所示,这个简化图称为阵列图. 补充: 与非门 的我重传 补充: 再发一个用数据选择器实现全加器的吧用双四选一数据选择器74LS153实现一位全加器其 逻辑电路 如图所示.

齐哪侍2985用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊详细点呗 谢谢哈 -
文贴饲13919125311 ______[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7).这里可以把3-8译码器...

齐哪侍2985组合逻辑电路的常用组合逻辑电路 -
文贴饲13919125311 ______ 1.半加器与全加器 ①半加器 两个数A、B相加,只求本位之和,暂不管低位送来的进位数,称之为“半加”.完成半加功能的逻辑电路叫半加器.实际作二进制加法时,两个加数一般都不会是一位,因而不考虑低位进位的半加器是不能解决问题...