3线8线译码器引脚图

淳忠很2369用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
童发官13887965282 ______ 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.

淳忠很2369元器件HC74LS138作用 -
童发官13887965282 ______ 74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式. 其工作原理如下: ①当一个选通端(E1)为高电平,另两个选通端(E2)和/(E3))为低电平时,可将地址端(A0、A1、A2)的二进制编码在Y0至Y7对应的输出端以低电平译出.比如:A2A1A0=110时,则Y6输出端输出低电平信号. ②利用 E1、E2和E3可级联扩展成 24 线译码器;若外接一个反相器还可级联扩展成 32 线译码器. ③若将选通端中的一个作为数据输入端时,74LS138还可作数据分配器. 4.可用在8086的译码电路中,扩展内存.

淳忠很2369关于数字电路3线—8线译码器的问题 -
童发官13887965282 ______ 这个电路应该很简单,不用画真值表,要不然反而走了弯路. 三位二进制输入代码译码后为0-8,其中能被5整除的只有0和5.当没有代码输入时,74LS138的8个输出端都呈现高电平.你可以把74LS138输出端的0、5脚接到一个2输入与非门,74LS138输出的其它引脚悬空,与非门输出端的电平就可以达到你的要求了. 希望这能帮到你!

淳忠很2369用3线—8线译码器74LS138实现逻辑函数∑(1,3,4,5,6)如题.我想了很久不会呀,我是这方面菜鸟 -
童发官13887965282 ______[答案] A2接A,A1接B,A0接C,S1接高电平,S2,S3接地,译码器输出如下右图然后根据把逻辑函数∑m(1,3,4,5,6)中Y1,Y3,Y4,Y5,Y6引脚用与非门相接Y0,Y2,Y7用非门,然后这2个与非门和非门输出再用1个或门输出大概如此可能有错,N多年前学过一点,如今...

淳忠很2369试用两片3线—8线译码器实现两个二位二进制比较器 -
童发官13887965282 ______ 如下图,A1B1是一个2线4线译码器B1是高位,Y10N~Y13N使其输出. A2B2是一个2线4线译码器B2是高位,Y20N~Y23N使其输出. 将两个译码器的高位、低位分别接在一起,由A1A0控制.最高位A2控制两个译码器的片选(G1N G2N).

淳忠很2369数字电子题目试用3线 - 8线译码器54LS138和门电路产生如下多输出逻辑函数(画出接线图)Y1=ACY2=ˉAˉBC+AˉBˉC+BCY3=ˉBˉC+ABˉC说明:ˉ... -
童发官13887965282 ______[答案] 看一下是否满意

淳忠很2369MATLAB3线8线的译码器的设计
童发官13887965282 ______ 楼主可以参考: http://hi.baidu.com/hongjingfen/blog/item/d67d31ee079df9f8b3fb95bb.html 3线-8线译码器设计 1. 按照以上介绍的ModelSim软件的一般使用方法,编写Verilog源程序,设计3线-8线译码器(门级描述); module decode38(s1,s2,s...