74138设计一位全加器

祖辉承2046可否采用一片2线 - 4线译码器74LS139或一片3线 - 8线译码器74LS138设计一个全加器.为什么? -
周柯腾19581767362 ______ 不为什么.就是可以做成全加器 用74LS138设 可以构成一位全加器,STb(低电平)和STc(低电平有效)两个接地 STa高电平 A0 A1 A2 为输入 输出公式没法写上来

祖辉承2046利用与非门,可以设计一个3线 - 10线译码器 - 上学吧普法考试
周柯腾19581767362 ______ 一位全加器源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity bit1adder is port( a,b,ci:in std_logic; s,co:out std_logic );end bit1adder;architecture func of bit1adder is ...

祖辉承20461.用双四选1数据选择器74LS153和反相器74LS04实现1位全加器; 2.用...
周柯腾19581767362 ______[答案] 干嘛一定要用74LS00有三输入的与非门做起来更方便.或者有直接的全加器.

祖辉承2046什么是全加器啊?麻烦帮忙设计一个1位全加器 -
周柯腾19581767362 ______ 全加器:FA,有三个输入端,以输入Ai,Bi,Ci,有两个输出端Si,Ci+1(除了两个1位二进制数,还与低位向本位的进数相加称为全加器) 下面是混合设计方式的1位全加器实例. module FourBitFA (FA, FB, FCin, FSum, FCout ); parameter SIZE ...