74ls192计数器接线图

夔锦庄2735用74ls192设计4/7加法计数器,用单刀单置开关切换的进制,具有暂停和清零功能 -
强枫秀17899361207 ______ 74ls192是4位十进制同步可逆计数器.加法计数器,芯片清除端14脚高电平时清零,计数时14脚为低电平.置数端11脚低电平时置数,计数时11脚为高电平.使减计数端4脚为高电平,计数时钟脉冲从5脚输入,就是加法计数器了

夔锦庄2735如何用74ls192十分频计数器 -
强枫秀17899361207 ______ 这个联级可以用低位芯片的进位端或者借位端来相连,借位或者进位端的作为高位的CP信号就可以了,至于10进制,可以在第二个芯片上面用与非门控制它的清零端或者置数端就可以.

夔锦庄2735为什么74LS192D不计数? -
强枫秀17899361207 ______ 因为你的图中74LS192D的逻辑控制11脚接错了,导致74LS192D的工作时序不正确,所以不能计数.请按下图更正即可正确计数0~9,并循环.另外,作为计数器,D0~D3可以悬空.

夔锦庄2735使用74HC192完成脉冲计数电路设计 -
强枫秀17899361207 ______ 假设第一片74HC192为A,它的功能是对个位进行计数;第二片74HC192为B,它的功能是对十位进行计数.计数器的连接方法为,A的TCD端接在B的DN端上.B的置数端D0..D3接为D0,D1接电源即高电平,D3,D4接地.A,B的PL端接一起,接...

夔锦庄2735用两个74ls192设计68进制计数器,怎么设计,不知道与非门怎么接,在线等 -
强枫秀17899361207 ______ 68进制要在68时复位到00,得对两片192的共8个输出端用门电路识别才行.要有8个输入端的与门和若干非门才能实现.

夔锦庄2735用74ls193做加减计数器,怎么让up接时钟信号时,down接1;down接时钟信号时,up接1 -
强枫秀17899361207 ______ 用74ls193做加减计数器,怎么让up接时钟信号时,down可接电源5V;down接时钟信号时,up接电源5V.也可用与非门,或非门等控制UP,DOWN.

夔锦庄2735求数字电子时钟设计 -
强枫秀17899361207 ______ 74ls192我用过,双向计数器,没时间给你画图,把大概给你说一下,你自己整理. 首先是时钟源,用32768晶振+CD4060+CD4013做,4060是分频器,降低频率,4013是D触发器,在这里进行二分频,最终出来1Hz,也就是想要的秒脉冲. 74hc192的clk端接出来的频率,然后用CD4543连接数码管,作为译码和LED驱动,剩下的就是计数器的设置了,仔细看74hc192的说明书,电路很简单.这个电路大约需要6个74hc192,6个CD4543,也就是时钟的每一位用一组,把192级联起来,很容易的. 只能帮你这么多了.

夔锦庄2735multisim仿真遇到问题了,两个芯片,左边的有显示,正常十LS进制计数,右边74LS192一直为0,求解!!! -
强枫秀17899361207 ______ 74LS192是加/减计数器,你的接法是做减法计数器,正常情况下,你的接法是可以计数的.那检查这种毛病的方法是:首先确定是否为74LS192问题,可以接成加法计数器方式,看能否计数.就Multisim 软件做仿真,经常会有人来提问,一些电路会出现莫名其妙的现象,看来,multisim 软件还是有很多的BUG,比proteus 差远了.见下图,是用proteus 画的74LS192的减法计数器,可以正常计数器的,也说明了是multisim的毛病.解决办法,一是,换一个加/减计数器,74168,如下图.二是,用74168也不行,那就安装proteus 吧.

夔锦庄2735试设计出用74LS192组成的六进制计数器逻辑电路图 -
强枫秀17899361207 ______ 实现的效果应该是QD-QC-QB-QA = 0101时,触发器清0,也就是这时将CLR置1QA和QB相与的结果接CLRLOAD接VCC这样试试看?网上搜的74ls192功能表不知道一样不,你试下吧