用138译码器设计全加器

江牧佩3325用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
闵高姜17513238407 ______ 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.

江牧佩3325试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h -
闵高姜17513238407 ______ 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了

江牧佩3325用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊详细点呗 谢谢哈 -
闵高姜17513238407 ______[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7).这里可以把3-8译码器...

江牧佩3325如何用一片138译码器实现四输入逻辑函数? -
闵高姜17513238407 ______ 可以的,138译码器虽然只有三输入端,但是加上门电路就可输入四位,比如把AB两个变量与门后接入一个输入端,这时对应的最小项仍然是三位,这样才能八线输出,只不过有一位为两变量求与.具体输出逻辑功能的实现也可通过加上门电路,比如因为138输出为输入对应的最小项形式,低电平有效(反码),所以可以先把要实现的逻辑函数变成最小项之和,接反相器后再接或门;或者变成最小项与形式非,直接用与非门实现.

江牧佩3325如何用译码器设计3人表决器? -
闵高姜17513238407 ______ http://baike.baidu.com/view/208558.html?wtp=tt

江牧佩3325怎样将74LS138译码器扩展成24线译码器 -
闵高姜17513238407 ______ 74ls138是3 - 8线译码器,扩展成24线,用三片74ls138,就能出24线,三片的选择端A连接在一起,B连接在一起,C连接在一起,用三I/O选择.使能端G1接高电平.使能端G2A,G2B(4脚,5脚)连接在一起,再用一片74ls138或74ls139译码器的输出端分别控制24线译码器的三个使能端G2A,G2B.再用2个I/O控制使能选择,即5个I/O就能出24线译码.

江牧佩3325利用与非门,可以设计一个3线 - 10线译码器 - 上学吧普法考试
闵高姜17513238407 ______[答案] 2.用数据选择器74LS151设计逻辑函数: - - - - -Y=ABCD+ABC+ABCD