3-8译码器实验心得体会

房咸承1169MATLAB3线8线的译码器的设计
文符阳13572463578 ______ 楼主可以参考: http://hi.baidu.com/hongjingfen/blog/item/d67d31ee079df9f8b3fb95bb.html 3线-8线译码器设计 1. 按照以上介绍的ModelSim软件的一般使用方法,编写Verilog源程序,设计3线-8线译码器(门级描述); module decode38(s1,s2,s...

房咸承1169计数—译码—显示实验中24进制电路中的74LS48换成74LS47接入电路,其他环节不变可以吗?为什么? -
文符阳13572463578 ______ 74LS148是8-3线优先编码器,74LS147是10-4线优先编码器(BCD码输出). 二者都功能不一样,其他环节不变肯定不行. 至少功能端的接线得重新改一下才行.

房咸承1169译码器的工作原理是怎么样子的? -
文符阳13572463578 ______ 译码器是一种具有“翻译”功能的逻辑电路,这种电路能将输入二进制代码的各种状态,按照其原意翻译成对应的输出信号.有一些译码器设有一个和多个使能控制输入端,又成为片选端,用来控制允许译码或禁止译码. 在图1中,74138是一...

房咸承1169利用VHDL的if条件语句描述3线 - 8线译码器 -
文符阳13572463578 ______ module encoder83(output reg none_on, output reg [7:0]out, input[2:0]in); always@(in) begin:local if( in ==3'b111) out<=8'b10000000; else if(in ==3'b110) out<=8'b01000000; ........ end endmodule

房咸承1169ZHONGLAN数字逻辑电子技术试验指导与设计.doc -
文符阳13572463578 ______ 『数字电子技术基础实验指导书』 实验一 实验设备认识及门电路 一、目的: 1、 掌握门电路逻辑功能测试方法; 2、 熟悉示波器及数字电路学习机的使用方法; 3、 了解TTL器件和CMOS器件的使用特点. 二、实验原理 门电路的静态特性. ...

房咸承1169如何用双2 - 4线译码器转换为3 - 8线译码器?电路图怎么设计? -
文符阳13572463578 ______ 将双2-4译码器进行级联,即使用最高位作为两片2-4译码器的片选信号,将剩余位作为译码器片内地址线,就可以转换成3-8译码器. 设计方向 将双2-4译码器级联为3-8译码器 设计思路 由于译码器译码输出与输入对应,输入端位000~111对应选...

房咸承1169如何用3 - 8线译码器组建6 - 64线译码器? -
文符阳13572463578 ______ 用一片进行高三位译码,8个输出分别用来 分别控制8片译码器进行低三位译码.再将这8片的输出(共64个输出)作为(总)译码的输出.

房咸承1169用VHDL编程实现3 - 8译码器 求主程序和测试程序代码 -
文符阳13572463578 ______ 这个是带使能端的3-8译码器,输出低电平有效!你可以参考一下!EDA实验上学的,希望对您有帮助. library IEEE; use IEEE.std_logic_1164.all; entity ls138 is port ( A : in std_logic_vector (2 downto 0); S1,S2,S3 : in std_logic; Y : out std_logic...

房咸承1169控制三位数码管使其显示特定数字 -
文符阳13572463578 ______ 原理上是可行的,但是有多余的设计,你的6只4511任何时间都在干同样的事情,为什么你不直接只用一个来做,怕驱动电流不够?反正你是做动态扫描的,74HC138每次只让18只数码管中的一只点亮,带1只数码管用1只4511驱动电流足够的啦,把所有数码管的段码引脚都并接在1只4511上即可.其实都上FPGA了还搞那么复杂的外围干嘛,7+18个端口直接驱动18只数码管就可以了,最多加一些缓冲元件扩流.

房咸承1169用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, -
文符阳13572463578 ______[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...