38译码器verilog数据流

广苑莫228538译码器加8为锁存器能起到扩展单片机io口的作用吗 -
须晓差17882727408 ______ 这是个不好的方案,3-8译码器只有一路输出,你加个锁存器,最多只能实现两路输出,即一路是3-8译码器,一路是锁存器,无法做到三路以上的. 况且,你这么做,太浪费了. 我建议你用74HC595,用三根线,可以扩展至少8个IO口输出,如果你用N片74595,用三根线,可以扩展出 8*N个输出,又省钱,程序也好写.

广苑莫228538译码器和74LS译码器一样吗 -
须晓差17882727408 ______ 这个问题好奇怪,74LS就是普通的小规模逻辑门电路,有很多种,这其中就包含38译码器,其型号为74LS138,而其它的比如74LS244则为3态8位缓冲器,等等等等.

广苑莫2285QuartusII9.0中2 - 4译码器电路的Verilog HDL仿真波形为何出错(如图) -
须晓差17882727408 ______ 上图I0和I1跳变的周期增加到20ns,可以看出输出相对于输入延迟11纳秒左右,我用的是EP1C3T100C8N做的时序仿真.另外下图的信号周期和你的一样 目前来看是你的信号周期太短,如果非要这么短,只能选更快的器件了.

广苑莫2285verilog,如何让数码管显示开关表示的数 -
须晓差17882727408 ______ 把开关当做输入,数码管不同的段当做输出.设计一个译码逻辑电路就可以了,类似3-8译码器之类的,原理是一样的.verilog可以考虑case语句:针对不同的开关状态组合,给出不同的数码管各段的通电状态组合.注意加上非罗列状态处理语句

广苑莫22852 - 4译码器verilog语言编写程序实现功能 -
须晓差17882727408 ______ always @(*) begin case(input[1:0]) 2'b00:out = 4'b0001; 2'b01:out = 4'b0010; 2'b10:out = 4'b0100; 2'b11:out = 4'b1000; endcase end

广苑莫2285大家帮忙给解释下译码器的原理功能吧?38译码器(74LS154,74HC138)的功能是什么啊??有详细的资料吗?? -
须晓差17882727408 ______ 用法:通过三位二进制数来控制输出低电平.原理:有三个选通端,只有当选通端为100时138才工作,每一个二进...

广苑莫2285你好!如何使用一片38译码器来同时点亮两个以上的数码管?最好是用C编程,谢谢! -
须晓差17882727408 ______ 标准的答案!为什么要用38译码器呢?用38译码器,一个数码管就要扫描输出,数码管多了恐怕显示起来就暗了!每个数码管都有一个共阴(阳)脚可以用来控制是否点亮这一数码管,一般控制多个数码管会选择一组8位IO口来输出数码管显示的数据,另外用几个io口控制是哪个数码管显示(如果控制多个数码管的话)如P0口整个接到a-g,用P1.0P1.1P1.2P1.3连接到4个数码管的共阳(阴)端,这样想控制数码管1显示数据只需将P1.0置高,用P0口输出想显示的数就好

广苑莫2285MATLAB3线8线的译码器的设计
须晓差17882727408 ______ 楼主可以参考: http://hi.baidu.com/hongjingfen/blog/item/d67d31ee079df9f8b3fb95bb.html 3线-8线译码器设计 1. 按照以上介绍的ModelSim软件的一般使用方法,编写Verilog源程序,设计3线-8线译码器(门级描述); module decode38(s1,s2,s...

广苑莫2285单片机I/O口不够,需要使用三八译码器,必须使用共阴的数码管吗?还有其他的办法没有? -
须晓差17882727408 ______ 如果你想使用共阴极数码管,那用74LS145会非常简单,这芯片相当于38译码器,并且是OC门的能直接驱动数码管,连三极管都省了!

广苑莫2285单片机 8*8点阵C51程序 -
须晓差17882727408 ______ 一.基于51的点阵屏显示:(1)点亮第一个8*8点阵: 1.首先在Proteus下选择我们需要的元件,AT89C51、74LS138、MATRIX-8*8-GREEN(在这里使用绿色的点阵).在Proteus 6.9中8*8的点阵总共有四种颜色,分别为MATRIX-8*8-GREEN,...